PATENT ABSTRACTS OF JAPAN

(11)Publication number:

Ø2-18007¹

(43) Date of publication of application: 12.07.1990

(51)Int.CI.

H01L 27/146 // H04N 5/335

(21)Application number: 63-334297

(71)Applicant: SONY CORP

(22)Date of filing:

29.12.1988


(72)Inventor: HAMAZAKI MASAHARU

(54) SOLID IMAGE SENSOR ELEMENT

(57)Abstract:

PURPOSE: To enable enhancing the sensitivity of an image sensor by extending a first-conductivity-type island region formed around a source region to drain regions.

CONSTITUTION: An n-type well region 2 as a semiconductor layer is formed on a p-type silicon substrate 1 having a first-conductivity-type picture element. An n+ type source region 4 and n+ type drain regions 5 of the same conductivity type are formed in the surface of said n-type well region 2. A p-type well region 3, a first-conductivity-type island region, is formed around the source region 4 in the surface of the substrate and extended to the drain regions 5. Therefore, depth required for obtaining spectral sensitivity and depth of the island region from the substrate can be set independently by potential formed by the island region. Thereby the spectral sensitivity can be enhanced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A) 平2-180071

@Int. Cl. 5 H 01 L 27/146 // H 04 N 5/335

庁内整理番号 識別記号

43公開 平成2年(1990)7月12日

H 01 L 27/14 7377-5F 審査請求 未請求 請求項の数 1 (全10頁)

固体撮像素子 60発明の名称

> ②特 顧 昭63-334297

願 昭63(1988)12月29日 22出

浜 崎 正 治 個発 明 ソニー株式会社 の出 願 人

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

外2名 弁理士 小池 四代 理 人

明細盤

1. 発明の名称 固体摄像素子

2. 特許請求の範囲

第1導電型の半導体基板上に形成した第2導電 型の半導体層の表面に、第2準電型のソース領域 及びドレイン領域を設けると共に、これらソース 領域及びドレイン領域の間にゲート領域を設け、 上記ソース領域とドレイン領域の間で上記半導体 **蘭の製面と平行にソース・ドレイン電波が流れる** ようにした業子よりなる画素をマトリクス状に配 列した固体攝像素子において、

上記ソース領域を取り囲むように形成した第1 導電型の島領域を上記ドレイン領域まで延在させ てなることを特徴とする固体機像案子。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体層の表面にソース領域及びドレ イン領域が形成されて、各画素毎に光信号観荷が 増幅される内部増幅型の固体撮像業子に関する。

〔発明の概要〕

本発明は、第1尋電型の半導体基板上に第2導 電型の半導体層が形成され、その表面にソース・ ドレイン領域が形成され、その表面と平行なソー ス・ドレイン電流が流れる素子よりなる面素をマ トリクス状に配した固体撮像素子において、第1 導電型の島状領域をソース領域を取り囲み、且つ ドレイン領域まで延在させることにより、撮像の 高感度化等を実現するものである。

〔従来の技術〕

固体摄像素子の高解像度化の要求に従って、面 紫毎に光信号電荷を増幅する内部増幅型固体指像 案子の研究・開発が進められてきている。

この内部増幅型固体撮像素子の主なものとして は、節電誘導トランジスタ(SIT)。増幅型M

1 S イメージャ (A M I). 電荷変調デバイス (C M D) 等の各種摄像デバイス構造が知られて いる (例えば、A M I に関しては、「テレビジョ ン学会誌」, 1075頁~1082頁, Vol 41, No. 11, 1987 年、C M D に関しては、同起, 1047頁~1053頁, 同号を参照。)。

また、機型静電誘導トランジスタに関しては、 特開昭61-136388 号公報に記載される先行技術が ある。

(発明が解決しようとする課題)

ところが、上述のような各種デバイスには、それぞれ次のような欠点がある。

まず、SIT型においては、素子特性が構造に 敏感であり、特性が変動し易いものとなる。また、 AMI型では単位セルにトランジスタが3つ必要 となり、恣度やトランジスタの利得を大きくする のが困難である。

また、CMD型では、n・エピタキシャル層の 厚みは8μmにも適し、深いものとなっている。

3

2 導電型の半導体層の表面に、第2 導電型のソース領域及びドレイン領域を設けると共に、これらソース領域及びドレイン領域の間にゲート領域を設け、上記ソース領域とドレイン領域の間で上記半導体層の表面と平行にソース・ドレイン電流が流れるようにした案子よりなる画案をマトリクス状に配列した固体摄像架子において、上記ソース領域を取り囲むように形成した第1 事電型の鳥領域を取り囲むように形成した第1 事電型の鳥領域を上記ドレイン領域まで延在させてなることを特徴とする。

(作用)

本発明の固体攝像素子では、第2 導電型の半導体層の表面に形成された第2 導電型のソース領域が第1 導電型の鳥領域に囲まれ、その島領域が同じく表面に形成された第2 導電型のドレイン領域まで延在される。ここで、第1 導電型を p 型、第2 導電型を n 型とすると、そのポテンシャル分布は、p 型の島領域で極値を有するようになり、そのp 型の島領域にフォトホールが蓄積されること

このため、ショートチャンネル効果を受けやすく、同時に電流容量も小さくなる。また、CMD型ではホールがゲートに非常に近い深さに階積されるため、そのミラー電荷(エレクトロン)がゲートに集められることになる。従って、フォトホールのコンダクタンスへの寄らが小さくなり、電波分布に関しては、受光領域として働くのはゲートを優しては、受光領域として働くのはゲートない。また、固体機像素子におか、CMD型ではフォトなの、を積化が求められているが、CMD型ではフォトホールを撤費する深さにチャンネルを形成する必要があり、比例縮小も容易でない。

そこで、本発明は上述の技術的な課題に鑑み、 光速度や電気特性が優れており、また、比例縮小 等も可能な固体撮像案子の提供を目的とする。

(課題を解決するための手段)

上述の目的を逸成するため、本発明の固体攝像 素子は、第1 導電型の半導体基板上に形成した第

4

になる。そして、分光感度を有する領域は、n型 の半導体層のポテンシャルの極小値の深さまでと なり、恩度が向上することになる。このフォトホ ールを描氇できる深さは、島領域、半導体層、半 導体基板の深さ、濃度等によってフォトホールが 曹積される深さとは独立に設定でき、上記CMD 型に比較してその深さを浅くすることで、ショー トチャンネル効果の抑制や電流容量の増大が可能 となる。また、このように光感度を有する深さと、 フェトホールが蓄積される深さを独立して設定で きるため、その比例縮小が容易に行なえる。また、 ゲート及びその近傍以外の部分でもp型の島領域 等が分光感度を有することになり、その閉口率が 大幅に向上する。また、p型の島領域の深さによ って、表面に近い位置にフォトホールを蓄積させ、 そのミラー電荷を表面側に十分集めることも容易 であり、非破壊な読み出しに有利となる。

ここで、このような本発明の固体損像衆子の作用について、CMD型の固体損像素子と比較しながら、第8図~第11図を参照してより詳しく説

明する。

第8回は本発明にかかる固体協像素子(以下FWA(Floating Well Amplifier)型と称する。)のモデルであり、p型のシリコン基板100上にn型のウェル領域101が形成され、このn型のウェル領域102が形成される。基板表面にはp型のウェル領域102に囲まれてソース領域103が形成され、そのp型のウェル領域102が延在された基板表面にドレイン領域104が形成される。これらソース領域103とドレイン領域104の間の基板表面上にはゲート電極105が形成される。

第10図は、第8図に示したFWA型のモデルのゲート下部のポテンシャル分布を示し、 曲線 P , がゲート電極のレベルが低レベルとされた費積時の曲線であり、 曲線 P , がゲート電極のレベルが 高レベルとされた競み出し時の曲線である。 曲線 P , に示すように、ゲート電極のレベルが低レベルならば、 n 型のウェル領域101による極小点

7

ピタキシャル暦 1 1 1 が厚く形成され、バルクモードのチャンネルも深くなることから、飽和電流 冊や光感度特性等が劣化する。

ここで、第10図と第11図の各ポテンシャル 分布に対応した各部にパラメーターを与えて、考 家してみると、まず、本発明のFWA型の固体協 像業子では、ゲート電極から電子のチャンネルが 形成される基板裏面までの距離をw...その変更 キンネルからホールの智積される深さまでの距離 をw...シリコン中の空乏層の距離をw...とし、そ れに対応した容量をそれぞれて... C ... C 。とする と共に、ゲート電圧をVg... エレクトロン電荷を Q... としてその電位をΦ... とする。

すると、電荷量=容量×電位差であることから、 その変化する分を考えると、

$$\delta Q_{1} = C_{1} (\delta V_{8} - \delta \Phi_{1}) + C_{2} (\delta \Phi_{2} - \delta \Phi_{1})$$

$$= C_{1} \delta V_{8} - (C_{1} + C_{2}) \delta \Phi_{1} + C_{2} \delta \Phi_{2} \cdots \Phi_{1}$$

$$\delta Q_{2} = C_{2} (\delta \Phi_{1} - \delta \Phi_{2}) - C_{2} \delta \Phi_{2}$$

$$= C_{2} \delta \Phi_{1} - (C_{2} + C_{3}) \delta \Phi_{2} \cdots \Phi_{2}$$

u . よりも没い領域では、フォトホールがp型のウェル領域102内に蓄積される。また、ゲート電極のレベルが高レベルならば、ホールが極大値u . のところに集められることになり、その書称されたホールの電荷量に応じて、バックゲート(ボディエフェクト)の効果が加わり、表面電荷を変調させて、読み出しが行われることになる。

第9図は、比較すべき従来例としてのCMD型の固体撮像素子のモデルであり、p型のシリコン基板110上に8~10μm程度の厚いn型のエピタキシャル層111が形成される。厚いn型のエピタキシャル層111の表面には、それぞれn・型の不純物領域からなるソース領域112、ドレイン領域0間上にはゲート電極114が形成される。

第11図は、第9図の案子のゲート下部のポテンシャル分布であって、曲線P,がゲート電圧が低レベルの時(蓄積時)、曲線P,がゲート電圧が高レベルの時である。この案子では、n型のエ

8

の連立方程式が得られ、式①、②より、δΦ: を消去すると、

$$\delta Q_1 = C_1 \delta V_2 - (C_1 + C_2 C_2 / C_2 + C_3) \delta \Phi_1$$

$$- C_2 / (C_2 + C_3) \delta Q_2 \cdots (3)$$

が得られる。

この第③式より、第子特性として重要な:チャンネルキャパンタンス: $- \delta Q$ 、 $/ \delta \Phi$ 、. チャージセンシティピィティ: $- \delta Q$ 、 $/ \delta Q$ 、 ゲートセンシティピィティ; $\delta \Phi$ 、 $/ \delta V \delta$ についてそれぞれ計算すると、

$$-\delta Q_1/\delta \Phi_1 = (C_1 + C_2C_3/C_2 + C_3)$$

$$-\delta Q_1/\delta Q_2 = C_2/(C_2+C_3)$$

$$\delta \Phi_1/\delta V_g = C_1/(C_1 + C_2C_5/C_2 + C_5)$$

$$(\ \, : C_1 = \epsilon_{+i}/w_1, C_2 = \epsilon_{+i}/w_2, C_3 = \epsilon_{+i}/w_3 \,\,)$$

$$\, \succeq \alpha \, \delta_+$$

一方、第9回、第11回のCMD素子に対して 同様のパラメーターを与え、ゲート電極からホー

9

ルの書積される基板表面までの距離をw。」、その表面チャンネルから電子のチャンネルの深さまでの距離をw。」、シリコン中の空乏層の距離をw。」とし、それに対応した容量をそれぞれ Co.」、Co.」、Co.」とすると共に、ゲート電圧をVg、ホール電荷をQ。」としてその電位をΦo.」、同じくエレクトロン電荷をQ。」としてその電位をΦo.」とする。すると、同様の連介方程式が得られ、

 $\delta Q_{\alpha z} = C_{\alpha z} (\delta V_g - \delta \Phi_{\alpha z}) + C_{\alpha z} (\delta \Phi_{\alpha z} - \delta \Phi_{\alpha z})$

 $= C_{\alpha,i} \quad \delta \ \forall g - (C_{\alpha,i} + C_{\alpha,z}) \ \delta \ \Phi_{\alpha,i} + C_{\alpha,z} \ \delta \ \Phi_{\alpha,z} \cdots \ \mathfrak{D}$ $\delta \ Q_{\alpha,z} = C_{\alpha,z} \left(\ \delta \ \Phi_{\alpha,i} - \delta \ \Phi_{\alpha,z} \right) - C_{\alpha,z} \ \delta \ \Phi_{\alpha,z}$

=Co.z & Φo., → (Co.z +Co.z) & Φo.z…⑧ これらの、⑧式より、

 $\delta Q_{oz} = - (C_{a}, C_{oz}/(C_{o1} + C_{oz}) + C_{cc}) \delta \Phi_{oz}$ $+ C_{oz}^{2} \delta V_{g}/(C_{o1} + C_{oz}) - C_{oz} \delta \Phi_{o1}/(C_{o1} + C_{oz}) \cdots \textcircled{9}$

この第②式より、同様に素子特性として重要な:チャンネルキャパシタンス;ーδQ。z/δΦ。z. チャージセンシティビィティ;ーδQ。z/δVQ。i. ゲートセンシティビィティ;δΦ。z/δV

. 11

	FWA	СМД	FWA/CMD
Cch	10.1	0.58	17.4
δ Och/δ Ophoto	0.85	0.05	16.6
δΦch/ δVg	0.98	0.82	-1.18

(数値は相対値)

このような比較によって、本発明の固体摄像素子にかかるFWA型では、CMD型よりも飽和電流量(Cch)や光感度(& Qch/& Qphoto)の点で16~17倍程度の特性向上が得られることになり、ゲートの選択性(& Φch/ & Vg)も向上することが判る。また、FWA型のパラメーターを最適化することによってさらに特性が向上する。

また、第8図に示したように、本発明の固体撥像素子では、ソース領域103やドレイン領域104の下部にもp型のウェル領域102が拡かることになり、このウェル領域102に光信号電荷が蓄積されるため、ソース領域103やドレイン領域104の領域に光が入射した場合でも、光感度が得られることになり、上述の特性向上と合わ

 $- \delta Q_{oz} / \delta \Phi_{oz} = (C_{o}, C_{oz} / (C_{o}, + C_{oz}) + C_{zz})$ $\propto (W_{o}, + W_{oz})^{-1} + W_{zz}^{-1} \cdots \textcircled{b}$ $- \delta Q_{oz} / \delta Q_{o} = C_{oz} / (C_{o}, + C_{oz})$ $\propto W_{o}, / (W_{o}, + W_{zz}) \cdots \textcircled{d}$ $\delta \Phi_{az} / \delta V_{g} = C_{oz}^{z} / ((C_{o}, + C_{oz}) C_{zz} + C_{o}, C_{oz})$ $\propto (W_{o}, + W_{zz}) / W_{oz} (W_{o}, + W_{oz} + W_{zz}) \cdots \textcircled{d}$

(***Cos= & si/Mos, Cos= & si/Mos, Cos= & si/Hss) となる。

ここで、各案子を構成するパラメーターとして、
式②~③にw,=0.1μm, w,=1μm, w,
-5μmの各数値を代入し、式⑩~⑫にw,=0.
1μm, w,=2μm, w,=10μmの各数値
を代入して、チャンネルキャパシタンス(Cch)、チャージセンシティビィティ(δ Φch/δ Qpholo)
及びゲートセンシティビィティ(δ Φch/δ Vg)
に各値について比較してみる。尚、w, w,
の値は誘電率の補正をした数値であり、本発明の固
体攝像素子にかかるw, w。については、多少
最適値より外れた数値を代入している。その結果
について表に示す。

1 2

せでさらに案子の感度が高くなる。

(実施例)

本発明の好適な実施例を図面を参照しながら説 明する。

成される。ここで、各領域の深さは、その濃度分布の中心の深さで、n型のウェル領域2は例えば25μm程度であり、p型のウェル領域3は例えば1.0μm程度であり、また、ソース領域4.ドレイン領域5は例えば0.5μm程度である。また、シリコン基板1の濃度は、3×10^{14cm-3}程度である。

次に、そのボテンシャル分布については、第2 図及び第3図に示すようになる。第2図は、第1 図のJ-J級断面に沿ったボテンシャル分布であり、実験P・1はだったボテンシャルの時のボテンシャルを示す。この時、実験P・1は n 型の深さで低小点s・を有し、その沿ったより没いては、ボテンシャルのの時のボテンシャルのでは、ボテンの時には、でいる。第2図中、ではないでは、ボテンシャルを表がである。ゲート電圧が高レベルの時のボテンシャルの極いた。ゲート電圧が高レベルの時にだった。ボテンシャルの極いまった。ゲート電には、一点額線では、ボテンシャルの極いまった。ゲート電圧が高レベルの時にに対し、カーとなる。ゲート電圧が高レベルの時にに対し、カーとでは、一点額線では、ボテンシャルの極いまった。ゲート電には、アート電には、アート電流のウェル領域3の深さにボテンシャルの極いまかには、アート電は3のでは、アート電にボテンシャルの極いまかには、アート電にボテンシャルの極いまかになる。ゲートでは、アート電にボテンシャルの極いまかに対している。ゲートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、第1

1 5

次に、本実施例の固体損像案子の平面レイアウトの一例について、第4図を参照しながら説明する。本実施例の固体摄像業子では、特にp型のウェル領域に蓄積される信号電荷をリセットする必要があるため、リセット手段を加えた構成を有している。

第4図に示すように、その平面レイアウトは、

s , が形成され、この極大点に蓄積されるフォトホールの電荷量 Q h に応じて表面にチャンネルが形成される。すなわち、ホールの電荷量 Q h に応じてパックゲート (ボディエフェクト) の効果が加わり、表面チャンネル内の電子数を変調する。この表面の電荷量 Q e によって、ソース・ドレイン電流が変化し、結局、信号電荷に応じた読み出しが可能となる。

第3図は、第1図の日-日線に沿った断面のポテンシャル分布であり、曲線 P・・には P型のウッリコン基板 1 によって低小値 s ** が設けられる。そファン が表現、この極小値 s ** が設けられる。そファム が高積されることになり、位の低いがです。ないでは、このでは、ことになり、位の低いがで、ないでは、かられることになり、であることになり、であることになり、であることになり、であることになり、であることになり、であることになり、であることになる。

16

図中一点鎖線で示され正方形状に形成されたp型のウェル領域3を有し、そのp型のウェル領域3の周囲から内側の部分にゲート電極7が引き回されている。このゲート電極7の形状は、ウェル領域3の形状に従って、同じく略正方形状のソース領域4を囲んで形成され、その1つの辺7aでは、図中横方向へ走査回路に接続するために延在されている。この略正方形状に引き回されたゲート電極7の内側のソース領域4からは、コンククトホール9を介して、垂直信号線となるアルミ配線階8が接続される。

ところで、上述のように本実施例の固体提像素子では、そのp型のウェル領域3にフェトホールが蓄積されて、裏面チャンネルの電子数が変調される。従って、信号のリセットを行う場合には、p型のウェル領域3にりセット電圧を与える必要がある。そこで、本実施例の固体機像案子においては、p型のウェル領域3に接続するようなリセット手段10が形成される。このリセット手段10は、オーバーフローを制御するようにも機能し、

このリセット手段10に接続するリセットゲート 電極11の電位によってリセットとオーバーフローが制御される。

このリセット手段 1 0 は、具体的には、第 5 図 a や第 5 図 b に示すような構成にすることかできる。なお、第 5 図 a , b は第 4 図の V - V 線断面に相当する。

第5図aは、リセット手段10の一例であって、
p型のシリコン基板1へ不要電荷を掃き出す例で
ある。すなわち、上記リセットゲート電極11の
両端側の基板変面にリセットトランジスクセース
ス・ドレイン領域12a,12bが形成されのウェル領域3に接続する。また、その他の領域2,2
の間はは13を介してp型のシリコン基板1に
を続する。そして、リセットゲート電極11に電位を低くすることで、ソース・ドレイン領域12
a、12b間にチャンネルが形成され、さほでは領域13を介してp型のシリコン基板1に

1 9

レベルの制御によって、不要電荷(ホール)がオーバーフロードレインとして機能するソース・ドレイン領域14bや電極15に招き出される。また、リセット時には、リセットゲート電板11のレベルが変化してΦOFCGの電位が変わり、 P型のウェル領域3のレベルは、レベルΦ。まで戻されることになる。

次に、第7図を参照しなから、本実施例の固体 撮像案子の回路構成の一例について簡単に説明する。

その回路構成は、各画素が増幅用のトランジスタ 2 2 を有し、容量 2 4 と直列に配されたフォトダイオード 2 1 がそのチャンネル側に配置され、そのフォトグイオード 2 1 からの電荷によって増加トランジスタ 2 2 の電流が変調される。リセットトランジスタ 2 3 は、フォトグイオード 2 1 の一端(p型のウェル領域 3)に接続し、信号電荷のリセットを行う。このような各画素は、マトリクス状に配列され、第 1 垂直走査回路 3 2 からの垂直ゲート線 V G a., 、 でによって、増

き出されることになる。

このような構造とすることで、受光時にはオーバーフローコントロールが可能である。また、リセット時には、p型のウェル領域3に蓄積される 画素の電荷をリセットすることもできる。

第5図 b は、上記リセット手段10の他の例であって、電極15に不要電荷が掃き出される例である。その構成は、上記リセットケート電極11
の両端側の基板表面にリセットトランジスタのソース・ドレイン領域14aはp型のウェル領域3に接続する。また、その他方のソース・ドレイン領域14b上には、コンタクトホールが形成されて電極15が接続する。

第6図は、この第5図bのリセット手段のポテンシャルの機能を示す図であって、破線ΦΟFC Gがリセットゲート電極11によるポテンシャル 障壁を示し、レベルΦ。かフォトホールの蓄積が ない状態のレベルであり、レベルΦ・かフォトホ ールが充満した時のレベルである。ΦΟFCGの

2 0

個用トランジスタ222からの信号が垂直信号線Hann, …に現れる。リセット動作は、第2重直走査回路33からの垂直リセット様VRnn、VRの上立を回路33からの垂直リセットはランジのでした。リセットトラッジである。マクラッドでは、でいるでは、でいるでは、でいる増幅器35を介して出力されることになる。

(発明の効果)

本発明の固体損像素子は、上述のように、第2 導電型の半導体層の表面に形成された第2 導電型 のソース領域からドレイン領域に亘る第1 導電型 の島領域が形成されるため、この島領域によって 形成されるポテンシャルによって、分光感度を得 るために必要な深さと、独立して鳥領域の基板からの深さを設定できる。従って、その比例縮小を容易に行うことができ、分光感度を高くすることもできる。また、チャンネルの形成される深さを没くすることによって、ショートチャンネル効果の抑制や電流容量の増大が可能となる。また、反対運動型の鳥領域を設けることで、ゲート及びその近傍以外の部分でも光感度を有することになり、その関口率が大幅に向上する。また、非破壊な読み出しにも有利となる。

4. 図面の簡単な説明

第1図は本発明の固体撮像業子の一例の要部断面図、第2図は第1図のⅡーⅡ線断面に沿ったポテンシャル分布図、第3図は第1図のⅢ一Ⅲ線断面に沿ったボテンシャル分布図、第4図は上記業子の平面レイアウトの一例を示す平面図、第5図aはそのリセット手段の一例を示す断面図、第5図bはそのリセット手段の他の一例を示す断面図、第5図は10以上ット手段におけるボテンシャルを脱

明するための説明図、第7図は本発明の固体損像 素子にかかる回路構成例を示す回路図、第8図は 本発明の固体損像素子のモデルの構造を示す断順 図、第9図は従来の固体損像素子のモデルの構造 を示す断面図、第10図は第8図の葉子のゲート 直下のポテンシャル分布図、第11図は第9図の 素子のゲート直下のポテンシャル分布図である。

1…p型のシリコン基板

2 … n 型のウェル領域

3 …p型のウェル領域

4 …ソース領域

5 …ドレイン領域


6 … 絶縁膜


1…ゲート単極


特許出願人 ソニー株式会社 代理人弁理士 小池 晃 (他 2 名)


2 3


2 4



















第8図

第 9 図



第11図



第10 図